EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

59032141

21-02-84

APPLICATION DATE APPLICATION NUMBER 16-08-82 57141149

APPLICANT: HITACHI LTD;

INVENTOR: OKETA YOSHINORI;


INT.CL.


: H01L 21/58 H01L 21/60 H05K 5/00


TITLE

: MANUFACTURE OF ELECTRONIC

DEVICE







ABSTRACT: PURPOSE: To protect an electronic device from a damage by plating an electronic part on a low melting point material layer, heating the part and burying it in the layer, thereby facilitating the handling of the part.

> CONSTITUTION: IC pellets 2~4 are aligned on a polytetrafluoroethylene plate 1 in a matrix shape, heated at 190-220°C for 10-60min so as to soften the plate, pressed by the own weight of the pellets or as required and buried. Then, the surface is covered with polyimide resin 5, a window is opened, and aluminum wirings 6~10 are deposited. Then, an LSI covered with an insulator can be readily assembled. When the pellets are treated by burying them in a low melting point material in this manner, they can be more readily handed as compared with a sole pellet, and the support can protect the surfaces of the pellets.

COPYRIGHT: (C)1984,JPO&Japio

(B) 日本国特許庁 (JP)

⑪特許出願公開

⑩公開特許公報(A)

昭59-32141

 f)Int. Cl.³
H 01 L 21/58 21/60

H 05 K

識別記号

庁内整理番号 6679-5F 6819-5F

7216-5F

❸公開 昭和59年(1984)2月21日

発明の数 1 審査請求 未請求

(全 3 頁)

到電子装置の製造方法

②特 願 昭57-141149

5/00

黎出 願 昭57(1982)8月16日

⑫発 明 者 斉木篤

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究

所内

70発 明 者 原田征喜

国分寺市東恋ケ窪1丁目280番

地株式会社日立製作所中央研究 所内

⑩発 明 者 桶田吉紀

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

の出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

明細

新明の名称 14L子装置の製造方法

特許開水の範囲

1. 低触点材料厨袋園に電子配品を配館し、加熱 処理を施とすことによつて、前記電子電品を前記 低臉点材料層内に埋めこむことを特徴とする電子 装置の製造方法。

発明の詳細な説明

木発明は、電子装配の製造方法に関し、特に単 子部品の組めこみ方法に関する。

電子部品、呼に集積回路、大規模集積回路等の 半導体ペレットは、極めて小さく、かつうすいた め、ハンドリングが困難であり、作類がしにくく、 かつ組立、実装の皮階でペレット表面に有害な損 傷を与えることがしばしば発生した。ペレット自 体が小さくかつ硫めてうすいものである以上、こ れを堆けることは仲々出来ない。

これを解決する方法として、ペレットを他の物 に埋めこみ、これを支持物として作業を進めれば、 ペレット単体よりもハンドリングがし続く、かつ との支持物がペレットの要領を損傷から守ること が分つた。

本発明の目的は、電子部品のハンドリングを容易にした電子装 機の新規な 組立方法を提供することであり、更に他の目的は電子部品を指傷から守る方法を提供することである。

以下、本発明の詳細を実施例に基づいて説明を

第1四に示すように、低触点材料、例えば約190℃の触点を有するポリテトラフルオロエチレンからなる蒸板1を用放し、その袋面に複数備の半導体ペレット2、3、4の如き電子出品を配像する。とれらの半導体ペレットは例えば、シリコンウェーへに通常の不細物拡散処理等の半導体製造プロセスによつで、所定の専制型の半導体領域及びPN接合が形成されている外体トランジスタペレット又は、半導体集積回路ペレットであり、電極又は配線が必要な主義而が上側になるよう。他ではれる。第5回は、このように半導体ペレットが格子状(マトリックス状)に配置された状態を

- 特別県59-- 32141(名)

示すための平面図である。然ろ後、この悲板1を約190で乃至220で(買ましくは悲极の鍛点又はそれ以上の選践)にて10分乃至60分間加熱することによつて、上配低融点材料を軟化せしめ、その中に上配半導体ペレットを組め込む。この時半導体ペレット自体の自直によつて、軟化された恭板内に半導体ペレットの底面及び側面が埋め込まれるが、必要であれば、ペレット上部より適当なウェイトをかけるようにして第2図に示すように、ほぼ平退な平面に複数のペレットを埋め込むことができる。

然る後、第3図に示すより過切な絶殺被膜例を は、ポリイミド側脂被膜5を、コーテイングによ つて基板製面及びペレット上面に形成し、所名の 開孔部を設け、アルミニウム等の専น材料の蒸塩 技術によつて電極叉は配線層6.7.8.9.10 を形成することによつて、半導体材料表面が絶縁 物によつて包囲された大規模半導体 電子装置を得 ることができる。なお、半導体ペレットを個々に 分離することが必要な場合には、第4図に示すよ

うに、各ペレットの所定の半導体領域に蒸除。メ ツキ、半田デイツブ等の手段により関係11、12、 13.14.15,16を形成した後、破線17, 18、19のとうりに選根を側断(ダイシング叉 はスクライプ)するととによつて何々のペレット に分離してもよい。とのように分離されたペレッ トは第11回に示すように、配銀店板26上の準 5にすれば、傷めて小さくて、 ハンドリングしに くい半導体ペレットの如き電子部品であつても、 **数板1が支持休として作用せしめることによつて、** 組立、奥裝のハンドリングがしやすくなり、特に ペレット表面に有害な損傷を与えることなく処理 することができる。又藝板として透明体を用いる ことによつて異数、組立の際には上部より接続位 厳関係、接続状態を確認しながら行なりことがで

上記実施例では、必板1として平坦な表面を有するものを用いて説明したが、第6図・化ポナより に、予めペレットをのせるべき簡別にくぼみを設

け、正確な位置に配置できるようにしてもよい。

又、上配契施例では、絶縁被膜5をペレント埋め込み後に、被滑することで説明したが、第7図に示すように、基板22上にペレントを眼旋した後、ポリイミト樹脂等の絶縁被膜を形成しておき、加熱処理することによつて第8図に示すよりにペレントを埋込込んでもよい。

なお、 絶縁 被膜としてポリイミド 個脂を用いた 場合には、 袋面に凹凸があつても 極めて 平坦な 裂 面に仕上げることができるので、 特に 本発明の 相 立方法では 有効である。

第9凶及び第10凶は、更に他の変形例を示すもので、先に述べた各種実施例において用いた恐板の代りに、比較的高融点(例えば300℃)を有する絶縁新板(フツソ側脂、例えばテフロンPFA・テフロンPTPD等)24の上に、比較的低触点(例えば180℃)の絶触材料筋(テフセル等)25を所定の厚さに設けたものを使用しても、本発明の実施が可能である。この場合、際による姦板自体の変形を優めて小さくすることがで

きるので好都合である。

更に、上記実施例では、加熱方法を特定していないが、ペレット配権部を局部的に加熱することによつて基板の変形を優力かさえる手段も有効である。

又、第12回は、本発明の一束施例により製造された4個の袋積回路チンプを絶縁恭振1内に想め込み、その製調に設けられたボリイミド製脂等

BEST AVAILABLE COPY

の絶縁披線5の間口部を通して各無数固路チップ 間の配線用6.7.8が形成され、それらの範囲 を質に絶縁膜29で被模され、外部リード線接続 用ポンデイングパッド部30.31が以出された 超大規模集積回路の平面概略図を示すものであり、 第13四は同図のA-A、機に沿つた断面價略図を 示すものである。

なお、上配説明では、半原体ペレットを埋め込んだ半原体装織の製造方法を中心に説明したが、コンデンサや抵抗等の親子部品を組め込んで雅子装飾を製造する際にも適用可能である。

第1 図、第2 図、第3 図、解4 図、第6 図、第 7 図、第8 図、第9 図、第10図、第11図及び 第13 図は本発明に係る電子装飾の製造方法を説 明するための各助面図であり、

部 5 凶及び第 1 2 凶は電子装置の各平面図を示

特開昭59-32141(3)

代聖人 弁璽士 將 田 利 元之

